Dtmos tekniği kullanarak düşük güçlü ve gerilimli Cmos-değil lojik kapı tasarımı
| dc.authorid | 0000-0002-7349-3817 | |
| dc.contributor.author | Emir, Recep | |
| dc.contributor.author | Conger, Senem | |
| dc.date.accessioned | 2025-04-16T21:39:59Z | |
| dc.date.available | 2025-04-16T21:39:59Z | |
| dc.date.issued | 2018 | |
| dc.department | Fakülteler, Mühendislik Fakültesi, Elektrik-Elektronik Mühendisliği Bölümü | |
| dc.description.abstract | Bu çalışmada, Dynamic Threshold-voltage MOSFET (DTMOS) tekniğini kullanarak aşırı düşük besleme gerilimli ve enerji verimli ÖZEL-VEYA lojik kapıları önerilmektedir. Birçok alanda tasarım tekniği olarak kullanılan ancak lojik kapı devresi tasarımında yeterince uygulanmamış DTMOS tekniği tasarım yöntemi olarak bu çalışmada kullanılmaktadır. Önerilen lojik kapıların amacı transistör kanal parametrelerini değiştirmeden DTMOS tekniğini kullanarak besleme gerilimini ve harcanan gücü azaltmaktır. 0.2V besleme geriliminde ve 1GHz çalışma frekansında incelenen üç farklı ÖZEL-VEYA lojik kapısı arasında DTMOS transistörlü tasarımlarda güç tüketimi en düşük 0.228nW değerindedir. Üç lojik kapıda da DTMOS tekniği %97 oranında enerji verimliliği sağlamaktadır. Teorik sonuçlar CMOS 65nm teknolojisini kullanan HSPICE programında doğrulanmıştır. Elde edilen sonuçlar düşük gerilim ve enerji verimliliği gerektiren uygulamalarda DTMOS tekniğinin etkili bir yöntem olduğunu göstermektedir.,n this paper, ultra low supply voltage and energy efficient XOR logic gate circuits are proposed using Dynamic Thresholdvoltage MOSFET (DTMOS) technique. DTMOS technique, which has not yet been implemented in logic gate circuit design, is used as a technical design method in this work. The purpose of proposed logic gates is to reduce supply voltage and power dissipation by using DTMOS technique, without changing transistor channel parameters. At 0.2V supply voltage and 1GHz operation frequency, the lowest power dissipation is 0.228nW in the three different XOR logic gates examined. DTMOS technique in all three logic gates provides 97% energy efficiency. Theoretical results are confirmed by HSPICE using CMOS 65nm technology. The results obtained show that DTMOS technique is an effective way for low voltage and energy efficient applications. | |
| dc.identifier.uri | https://hdl.handle.net/20.500.14440/1335 | |
| dc.institutionauthor | Emir, Recep | |
| dc.language.iso | tr | |
| dc.relation.ispartof | Eleco 2018 | |
| dc.relation.publicationcategory | Konferans Öğesi - Ulusal - Kurum Öğretim Elemanı | |
| dc.rights | info:eu-repo/semantics/closedAccess | |
| dc.snmz | KA_Kurum_20250417 | |
| dc.subject | Dtmos tekniği | |
| dc.title | Dtmos tekniği kullanarak düşük güçlü ve gerilimli Cmos-değil lojik kapı tasarımı | |
| dc.type | Conference Object |
